DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008102907 *

Image available

WPI Acc No: 1989-368018/198950

Semiconductor device mfr. - by recrystallising amorphous islands

including polycrystalline silicon mesa patterns, and forming thin film

transistors NoAbstract Dwg 1/8

Patent Assignee: EPSON CORP (SHIH)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 1276615 A 19891107 JP 88104822 A 19880427 198950 B

Priority Applications (No Type Date): JP 88104822 A 19880427

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1276615 A 3

Title Terms: SEMICONDUCTOR; DEVICE; MANUFACTURE; RECRYSTALLISATION;

AMORPHOUS; ISLAND; POLYCRYSTALLINE; SILICON; MESA; PATTERN;

FORMING; THIN; FILM; TRANSISTOR; NOABSTRACT

Derwent Class: L03; U11; U12; U14

International Patent Class (Additional): H01L-021/20; H01L-027/00;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 02979015

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

01-276615 [JP 1276615 A]

PUBLISHED:

November 07, 1989 (19891107)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-104822 [JP 88104822]

FILED:

April 27, 1988 (19880427)

INTL CLASS:

[4] H01L-021/20; H01L-021/263; H01L-027/00; H01L-029/78

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 880, Vol. 14, No. 45, Pg. 92, January

26, 1990 (19900126)

ABSTRACT

PURPOSE: To form a semiconductor element surely in a crystallized region by executing crystal growth of an amorphous material layer by making use of a seed region of polycrystalline silicon as a seed.

CONSTITUTION: Patterns of island-shaped regions 104 of amorphous silicon and coupling regions 105 of amorphous silicon are formed. Amorphous material layers whose pattern has been formed are crystal-grown by making use of islands 102 of polycrystalline silicon as seeds; the amorphous silicon layers are crystallized. When crystal grains 304 are superior to 305, crystal growth is stopped in a halfway part of the coupling region; only the crystal grains 304 are grown in island-shaped region; single crystal is realized. Even when the island-shaped region becomes not monocrystalline but polycrystalline, position where a grain boundary exists is limited considerably. By this setup, it is possible to form semiconductor element selectively in a crystallized region.

⑩日本国特許庁(JP)

(1) 特許出願公開

⑩公開特許公報(A) 平1-276615

⑤Int. Cl. 4 識別記号 庁内整理番号 優公開 平成 1 年(1989)11月 7 日 H 01 L 21/20 7739-5 F 21/263 27/00 3 0 1 R-7514-5 F 29/78 3 1 1 Y-8624-5 F審査請求 未請求 請求項の数 1 (全11頁)

の発明の名称 半導体装置の製造方法

②特 顧 昭63-104822

20出 願 昭63(1988)4月27日

伊発明者 岡

秀 明 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

@代理人 弁理士上柳 雅誉 外1名

明 相 1

本発明は、半導体装置の製造方法に関する。

1. 発明の名称

半導体装置の製造方法

2.特許請求の範囲

3.発明の詳細な説明

(産業上の利用分野)

〔従来の技術〕

ガラス・石英等の総縁性非晶質基板や、 N S G 等の絶縁性非晶質層上に高性能な半導体素子 (例えば薄膜トランジスタ等) を形成する試みが成されている。特に、近年、大型で高解像度の液晶製示パネルや高速,高解像度の密着型イメージセンサや三次元 I の等へのニーズが高まるにつれて、上述の様な高性能な半導体素子の実現が存望されている。

組録性非晶質材料上に薄膜トランジスタ(エアエ)を形成する場合を例にとると、(1) アラズマ C VD法等による非晶質シリコンを菓子材としたエ BT、(2) ロVD法等による多結晶シリコンを素子 材としたエBT が、それぞれ液晶パネル等に応 用され実用化されている。ところが、これらのエ BTの電界効果移動度は、単結晶シリコンを菓子 材としたMOSトランジスタに比べて大巾に低く 、(非晶質シリコンTBTぐ1 cd/ Visec , 多結 品シリコンIPI~10 cl/∇·set), 高性能な IPIの実現は困難であった。

そこで、大粒径(1~数十μπ磁度)の多結晶 シリコンを固相成長させる方法が注目され、研究 が進められている。(Thin Solid Films, 100(1985) P.227, JJAP Vol. 25 No.2 (1986) P.L121)

(発明が解決しようとする蹂躙)

しかし、従来技術では、多結晶シリコンの粒で、 ・結晶粒界が存在する場所を十分に制御することが が困難であった。仮に、100μm程度の大粒晶 の多結晶シリコンが形成できたとしてのの の内部に形成されたエリエと結晶粒果で のウチャンネル領域が位置したエリエで構成された が大巾に異なることから、エリエで構成されたの が大巾に異なることから、エリエで構成されたの が大巾に異なることから、エリエで構成されたの が大巾に異なることから、エリエで構成されたの が大巾に異なることから、エリエで構成されたの が大巾に異なることから、エリエで構成されたの が大巾に異なることから、で制成されたの を置するエリエの特性で制度されたり、最悪の場 合は、回路が動作しない等の 世大な問題が発生した。

導体装置の製造工程図である。第1 図は断面図を、第2 図は平面図を示す。尚、本実施例では、シード領域として、多結晶シリコンを島状化パターン形成したシリコンの島を用いる場合を例としている。シード領域の形成方法には、これに展らず種々の方法が有る。又、本実施例では、半導体素子としてエフェ(薄膜トランジスタ)を形成する場化を例として採り上げている。

そこで、本発明は、結晶粒界の位置を制御し、 半導体素子を結晶領域に選択的に形成する製造方 法を提供するものである。

(課題を解決するための手段)

(実施例)

第1図及び第2図は本発明の実施例における半

続いて、各工程の製造条件及び技術的ポイントを述べる。

工程(α) は、ガラス、石英等の絶縁性非晶質 差板、着しくは、 N S G 等の絶縁性非晶質材料層 上に、結晶成長のシードとなるシリコンの島 1 G 2 を形成する工程である。シードとして、多結品

シリコンを用いる点が本発明の特徴の一つである 。その技術的ポイントは、多結晶シリコンの結晶 粒径、配向性及びシリコンの島の大きさ(厳密に は、シリコンの島とその上に形成された非晶質層 の連結領域とが重なっている部分の大きさ)にあ る。すなわち、多結晶シリコンの結晶粒径が大き く、その配向性が優れ、シリコンの鳥の大きさが 小さい程、シードとして単結晶シリコンを用いた 場合に近い結晶成長が成される。中でも、シリコ ンの品(すなわち、シード領域)の大きさが、結 晶粒径に比べて小さくなる様に、大粒径の多結晶 シリコンを形成し、微細なシリコンの鳥を形成す る点が重要である。多結晶シリコンの形成方法と しては、OVD法等で多結晶シリコン膜を形成す る方法がある。この方法は、最も一般的な成膜法 であり、簡便な方法で多結晶シリコンが形成でき る点では優れているが、結晶粒径が数百Å程度と 小さい点が鯉点である。大粒径多結晶シリコンを 形成するには、白非晶質シリコンをプラズマ 0 V D法,蒸着法,BB蒸着法,MBB法,OPD法

多結晶化に要する時間を短縮(最大で約10の1)することも可能である。さらに、上述の方法は結晶数径の増大にも効果が有る。尚、言うまでも無くシリコンの島はシードを成す領域であり、案子を形成する領域では無いので、10¹⁰~10³¹ cm⁻³ 程度の高速度の不純物をドープしても何ら問題とならない。

シリコンの島102の大きさは、少なくとも、少なくと望れる。 をはませると同程度以下が選定されて、 数年を登録されて、 数の大きさは、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年を登録されて、 数年をでは、 数年をでは、 数年ののでは、 がは、 数年ののでは、 がは、 数年ののでは、 がは、 数年ののでは、 数年ののでは、 数年ののでは、 がは、 数年ののでは、 がは、 数年ののでは、 からに、 数年に、 数年には、 数年

又、シリコンの島の腰厚に関しては、100 Å ~ 1 μ π 程度の間に最適値が存在する。ただし、

,スパッタ法等の方法で形成し、500~700 v 程度の熱処理等で多結晶化する方法、 (2) 微結晶 シリコン、多結晶シリコン等をプラズマOVD法 , C V D 法,蒸着法,M B E 法, E B 蒸着法,ス パッタ法等の方法で形成後、81,Aェ」B,P , м , н е , м е , к г , н 等の元素をイオン打 込みし、波徹結晶シリコン,多結晶シリコン等を 非晶質化した後で、500~1000程度の熱処 選等で多結晶化する方法がある。これらの方法で 形成した多結晶シリコンは、配向性が良好で、し かも結晶粒径も約1μπ~数十μm以上と大きい ことから、シリコンの鳥(シード)の形成方法と して有効である。中でも、熱着法、BB蒸着法、 MBE法等で形成した非晶質シリコンを500℃ - 6000程度で熱処理することによって得られ る多結晶シリコンは、 粒径を数十 u m 以上にする ことも可能で、又、結晶の配向性も良好であるこ とから、シードの形成方法として特に有効である 。又、非晶質シリコン層に10¹⁹~10²¹cm⁷ 程度の不執物(例えばP)をドープすることで、

シリコンの島の膜厚が厚くなると、島の段差部を被覆する非晶質シリコン層にクラックが入ったり、段差部で複数の核生成、結晶成長が起こり続くなる等の問題を生ずる為、100Å~2000 Åが特に好ましい。又、該シリコンの島102にテーペーをつけることで、上述の問題を低級する方法も有効である。

又、島の段厚を100 Å~2000 Å程度と移くした場合、 無処理等による多結晶シリコンの大位征化が困難となる場合がある。 その場合は、 非晶質層を厚く (例えば、 Q5 μm~3 μm程度) 形成し、 熱処理等により、 大粒径の多結晶シリコンを形成した後で、 エッチングにより、 該多結晶シリコンを所望の 膜厚に薄膜化する方法が極めて 有効である。

工程(6) は、絶縁性非晶質材料 1 0 1 及びシリコンの島 1 0 2 上にシリコンを主体とする非晶質材料層 1 0 3 を形成する工程である。該非晶質材料層は、プラズマ 0 V D 法、蒸着法、 B B 蒸煮

法、MBE法、スパッタ法、OVD法等の方法で
非品質シリコンを成膜する方法と、 微結晶シリコン等をプラズマ OVD法 ,OVD法 ,OVD法 ,OVD法 , 及 部 法 , MBE 法 , OV D 法 , 系 意 法 , MBE 法 , スパッタ 法等の方法 で形成後、S1,Ar,B,P, H, He, He, Er, B等の 元素を イオン打ち込み することで、 該 微結晶 シリコン 層を 形成する方法がある。

工程(c)は、放非品質材料層の一部を除去し、非品質シリコンの為状質域104及び該シリコンの為状質域とを結ぶ非品質シリコンの連結領域105を少なくとも有する形状に該非品質シリコン層をベターン形成する工程である。 島状領域104とシードを成すシリコンの島102とが、 細い (島状領域と比べて) 連結領域105で結ばれる形状にバターン形成を行なう点が、後で述べる理由で重要である。

工程(d)は、工程(c)でパターン形成された非晶質材料層をシリコンの鳥! 6 2 をシードと

核の発生が少なく、望ましい温度である。又、熱 処理に要する時間(すなわち、結晶化に要する時 間)は、同一無処理温度でも、非晶質シリコン層 103の形成方法によって異なる。例えば、アラ ズマ O V D 法で形成した非晶質シリコン(特に、 基板温度 3500国度以下で形成した非晶質シ リコン)は、6000程度の熱処理では結晶化が 起こり難く、7000程度の高温で十時間以上の 熱処理時間が必要で、シード領域以外からの核生 成、結晶成長も起こり易い。又、プラズマロマカ 法で形成した非晶質シリコンにおいても、 基板温 度4500~6000程度の比較的高温で或膜し た膜は、上述の非晶質シリコンと異なり、600 ∇程度の熟処理で結晶成長が起こり、シード領域 からの選択的な結晶成長が成され易い。アラスマ C V D 法で、 3 5 0 D 程度以下で形成した非晶質 シリコンは段中に扱え、十数を程度の多量の水素 を含有し、これらの水業が、6000径度のアニ ールでは完全に抜けない為、残留した水業が結晶 成長の妨けになるものと思われる。一方、基板温

上述の固相成長法におけるアニール条件は、非晶質シリコン層103の形成方法によって、最適条件が異なる。 無処理温度は500~90000 は最近はが存在する。 無処理温度が高くなると、 お品化に受する時間が短くなるが、 シリコンの島102以外の部分でも核の生成及び結晶成分が起こり易くなる。 その結果、 島 状領域104がランダムな多結品シリコンになり易くなる。 従って、 無処理温度は5000~7000程度が多結品

続いて、非晶質シリコン層を第1図(c)に示した如く、島状領域104と連結領域105を少なくとも有する形状にパターン形成した効果に関して述べる。

非晶質シリコン暦をシリコンの島等をシードと して結晶成長させるに終して問題となるのは、多 結晶核の発生である。シード領域以外の領域での そこで、本発明の如く非晶質シリコン層を島状 領域104と連結領域105を少なくとも有する 形状にパターン形成を行なうと、仮にシード領域 で複数の核が生成した場合でも、どちらか一方の 優勢な(結晶成長速度が速い、又は、結晶成長の 開始が早い等の)結晶成長が、細い連結領域で選 択され、島状領域が単結晶化される。第3図に結

模式図を示す。 4 0 1 は結晶粒界が存在する確率が高い位置であり、 4 0 2 は、結晶粒界が存在する確率がほぼ零の領域である。 4 0 3 は両者の中間の領域(グレーソーンと呼ぶことにする。) 尚、 4 0 4 はシード領域、 4 0 5 は島状領域、 4 0 6 は連結領域を示す。

従って、半導体素子として M O S 型トランジスタやTPT等を例とするならば、放業子のチャンネル領域が、領域 4 O 2 に入る機に素子を配置すれば、結晶故界による素子特性の大巾なばらつきを無くすことができる。その結果、大型な基板全面で均一な素子特性が確実に得られ、歩留りも大巾に向上した。

尚、連結領域の形状は第3図等に示した形状以外にも個々の形状が考えられる。第5図~第7図に本発明の実施例における連結領域の平面図の例を示す。

第 5 図及び第 6 図において、 5 0 1 , 6 0 1 は シード領域、 5 0 2 , 6 0 2 は島状領域、 5 0 3 . , 6 0 3 は連結領域、 5 0 4 , 5 0 5 及び 6 0 4 品成長の模式図の一例を示す。第3図において、301はシード領域、302は島状領域、503 は連結領域であり、304及び305は、結晶方位がわずかに異なる結晶粒を示す。第3図に示した機に結晶粒304が505に比べて優勢であると、結晶粒305は連結領域の途中で結晶成長が止まり、島状領域には、結晶粒304のみが成長し、単結晶化が実現される。上述の方法を採用することで、大型な基板全面にわたって、均一な業子特性が得られ、又、歩回りも向上した。

又、 島状領域内に形成する半導体素子のレイアカトも歩留りの向上に重要なパラメータとなる。 第3 図においては、一方の結晶粒が他方の結晶粒が に対して優勢である場合を示したが、確認的に対したが、こつの結晶粒がほぼ同一に成長を開始 し、ほぼ同一の速度で結晶は長が成なれた場合、 し、ほぼ同一の速度ではなりである。 はなが単結晶ではなりを結晶になる。 はなが存在する位置を制 のとされており、 結晶粒界が存在する位置の のできる。第4 図に、 結晶粒界が存在する位置の

6 D 5 は結晶粒を示す。連結領域の巾にテーパー をつけたり、巾の狭い領域 6 D 6 を設ける等連結 領域の形状を工夫することで、結晶成長の選択を より完全に行なうことができる。

又、結晶成長の選択をより完全に行なうには、 第7回に示した様な形状が有効である。第7回に示した様な形状が有効である。第7回に おいて、701はシード領域、702は結晶粒を 、703は連結領域、704,705は結晶粒を 示す。連結領域を第7回に示した様な形状に対象 成長が選択され、鳥状領域の単結晶化がより完全 に成される。従って、第7回に一例を示した様な 形状を採用すれば、第4回に示した様な イアウトに制限を設けなくとも、高い参留りが実現できる。

続いて、第1因及び第2図に示した工程(●)は、結晶化された領域106に、半導体素子を形成する工程である。本実施例では、この環境106に半導体素子としてエPIを形成する場合を例として採り上げている。

TPT形成法の一例としては、結晶化されたシリ コン層をペターンニングし、統いて、ゲート絶縁 膜112を形成する。該ゲート絶縁膜は、熱酸化 法により形成する方法(高温プロセス)と O V D 法若しくはプラズマ 0 ▼ D 法等で 6 0 0 ℃程度以 下の低温(量ましくは、500℃以下)で形成す る方法(低温プロセス)がある。低温プロセスで は、基板として安価なガラス基板を使用できる為 、大型な該品表示パネル。密着型イメージセンサ 等の半導体装置を低コストで作額できる他、三次 元Iの等を形成する場合においても、下層部の主 子に悪影響(例えば、不執物の拡散祭)を与えず に、上層部に半導体案子を形成することができる 。続いて、ゲート電腦107を形成後、ソース・ ドレイン領域108をイオン注入法。熱拡散法。 プラズマドーピング法等の方法で形成し、層間絶 縁襲109を0∨□法,スパッタ法,プラズマ O V D 法等の方法で形成する。さらに、 放層間絶縁 膜109にコンタクト穴110を開け、配譲11 1を形成することにより、TITが形成される。

続いて、各工程の製造条件及び技術的ポイント を述べる。

工器(a) は、ガラス,石英等の絶縁性非晶質 蓄根、若しくは、BSO等の絶縁性非晶質材料層 BO1上に、多結晶シリコン層802を形成する 工程である。本発明の特徴の一つは、該多結晶シ リコン層の一部をシード領域とし、残りをイオン 往入法で機化シリコン領域にして、結晶成長を行

尚、本実施例ではシード領域にシリコンの島 1 0 2 を用いる場合を示したが、シード領域の形成 方法にはこれに限らず種々の方法がある。

第8図は本発明の実施例における半導体装置の 製造工程図であり、シード領域形成方法の一例を 示す。

第 8 図において、(α)は、ガラス,石英等の 路縁性非晶質基板、若しくは、 N S G 等の絶縁性

なう点にある。従って、該多結晶シリコンの結晶 粒笹、配向性が重要なパラメータとなる。 すなわ ち、多結晶シリコンの結晶粒径が大きく、その配 向性が優れている際、シードとして単結晶シリコ ンを用いた場合に近い結晶成長が成される。多結 晶シリコンの形成方法としては、 C Vn法等で多 結晶シリコン膜を形成する方法がある。この方法 は、最も一般的な成膜法であり、簡便な方法で多 結晶シリコンが形成できる点では優れているが、 結晶粒径が数百~程度と小さい点が難点である。 大粒径の多結晶シリコンを形成するには、(1) 非晶 質シリコンをブラズマOVD法,蒸着法,EB素 着法、MBE法、CVD法、スパッタ法等の方法 で形成し、500~700で程度の熱処理等で多 結晶化する方法、(2) 微結晶シリコン,多結晶シリ コン等をプラズマOVD法,OVD法,蒸着法, M B E 法 , B B 蒸着法 , スパッタ法等の方法で形 成後、Si, Ar, B, P, N, He, Ne, K ェ , H 等の元素をイオン打込みし、 皺 後 結晶ッ リコン、多結晶シリコン等を非品質化した後で、

500~700で程度の熱処理等で多結晶化する 方法がある。これらの方法で形成した多結晶シリ コンは、配向性が良好で、しかも結晶粒径も約1 μπー数十μπ以上と大きいことから、多結晶シ リュン暦の形成方法として有効である。中でも、 蒸着法, BB蒸着法, MBB法等で形成した非晶 党シリコンを5000∼6000程度で熱処理す ることによって得られる多糖品シリコンは、粒径 を数十μm以上にすることも可能で、又、結晶の 配向性も良好であることから、多結晶シリコン層 の形成方法として特に有効である。又、非晶質シ リコン居に 1 0 ¹³~ 1 0 ²¹ car² 程度の不純物(例 えばP)をドーフすることで、多結晶化に要する 時間を短縮(最大で約10分の1)することも可 能である。さらに、上述の方法は結晶粒径の増大 にも効果が有る。尚、次の工程(b) でシード領 **岐以外の部分に酸化シリコン領域を形成する関係** 上、非晶質シリコン層に確加する不純物のプロフ ァイルは非晶質シリコン層の表面付近で低く、非 晶質材料層801(例えば石英基板)寄りの領域

工程(c)は、マスク805を除去した後、健化シリコン領域803及びシード領域804上に、シリコンを主体とする非晶質材料層806を形成する工程である。該非晶質材料層は、プラズマ o v D 法、蒸着法、B B 蒸着法、M B B 法、スペッタ法、C v D 法等の方法で非晶質シリコンを成

で高くなる様にドーブすることが望ましい。これは、例えば、イオン在入法で不秘物をドーブする 際の加速並圧等を最適化することで容易に実現される。

工程(0)は、イオン注入法により数多結晶シ リコン暦の一部に酸化シリコン領域803を形成 し、シード領域804を選択的に形成する工程で ある。工程(α)で形成された多結晶シリコン層 802のうちでシード領域となる部分に、まずマ スク805 (例えば、レジスト,金属,酸化シリ コン、宝化シリコン、多結晶シリコン等をマスク の材料とすることができる。)を形成する。続い て、イオン注入法により、譲業イオンを注入し、 マスクで覆われたシード領域804以外の領域に 酸化シリコン領域803を形成する。この場合、 多結晶シリコン層802の表面付近に化学量量的 なSio。に近い組成の酸化シリコン層が形成さ れることが望ましく、ドーズ量・1 0 37~1 0 20 ions/al,加速電圧 20~80Ke Y程度が築 ましい。特に、ドーズ量 1 0 1 4 ~ 1 0 1 9 1 ons

膜する方法と、 微結晶シリコン,多結晶シリコン 等をブラズマ O V D 法, O V D 法, 蒸着法, B B 業着法, M B B 法, スパッタ法等の方法で形成後 、 S 1 。 A r 、 B 。 P 、 B , H e , N e , E r , H 等の元素をイオン打込ずすることで、 該 最結 シリコン 。 多結晶シリコン 巻を非晶 質化する等の 方法で非晶質シリコン 層を形成する方法がある。

これら積々のシード領域形成法のうちでも、特 に、イオン住入法によりシード領域を形成する方 法は、シード領域と酸化シリコン領域との間で大きな皮差を生ずることも無く、シード領域と酸化シリコン領域をほぼ平面上に形成することも可能である。その結果、積層された非晶質層にクラック等の欠陥を生ずることも無くなり、 無処理による結晶成長時に関連できることから、シード領域の形成方法として、特に優れている。

(発明の効果)

以上述べた様に、本発明によれば、非晶質シリコン層をシード領域によって選択的に結晶成長させ、結晶粒界が存在する位置を制御することが可能となった。その結果、結晶化された領域に選択的に半導体素子を形成することが可能となった。本発明によれば、シリコンウェーハー上に形成したMOSトランジスタ特に近い(場合によっては、それを上回る)高性能なTFT等が実現された

その結果、大理で高解像度の液晶表示パネル、

アエの場合を述べたが、TPT以外にも、 M I S 型アヨエ , パイポーラ型トランジスタ , 野電誘導 型トランジスタをはじめとする半導体素子全般に 応用できることは言うまでも無い。

4.図面の簡単な製明 ...

第1図(α)~(α)及び第2図(α)~(«))は本発明の実施例における半導体装置の製造工 程図である。第1図は断面図を、第2図は平面図 を示す。

第3図は結晶成長の模式図である。

第4図は結晶粒界が存在する位置の模式図である。

第5回~第7回は本発明の実施例における連結 ・ 領域の平面図である。

第8図(ε)~(c)は本発明の実施例における半導体装置の製造工程図であり、シード領域形成方法の一例を示す。

101,801……给微性非晶質材料

102 ……シリコンの島

高速で高解像度の密着型イメージセンサが実現されたばかりでなく、密着型イメージセンサを例にとるならば、従来型が、走在回路をエリエで形成し、受光部と同一基板上に集後する程度がエリエの特性からみて展界であったが、本発明によれば走を回路以外にも増巾回路,資算回路,配像回路等も集後化することができる。

又、エアエ等のM・O S型の半導体素子を形成する場合において、ゲート結縁護を無限化法ではなく、OVD法、プラズマOVD法等の低温プロセスで形成すれば、基板として安価なガラス基板等を使用でき、大型な最大の半導体装置をない。本の半導体を通らない。本で型型となっても、下層の地に、三次元エロを形成する場合に対いる、下層形の素子に必要を受ける。ともできる。

尚、本発明の実施例では、半導体業子としてエー

103,806……非晶質材料層

104,302,405,502,602,7

105,303,406,503,603,7

0 5 ……連結領域

301,404,501,601,701,8


0.4 ……シード領域

803 ……酸化シリコン領域


以上

出 顧 人 セイコーエブソン株式会社 代 瑚 人 弁理士 上铆鞴著(他1名)


特開平1-276615(9)




第 1 図





第 2 図







第 1 図






第 2 図






第 3 図


第4図






第 7 図

特開平1-276615 (11)





第 8 図